1. การประชุมวิชาการทางวิศวกรรมไฟฟา ครั้งที่33 (EECON-33) 1-3ธันวาคม 2553 จังหวัดเชียงใหมจัดโดย สจล. มช. มทม.
PH010
Inter Symbol Interference Jitter
XFP
Design and Analysis of an Inter Symbol Interference Jitter Addition Circuit
for Testing Optical Transceiver in XFP Package
โอฬาร บําเพ็ญเชาวน์, สุวิทย์นาคพีระยุทธ และ ดวงฤดี วรสุชีพ
ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ถนนพญาไท เขตปทุมวัน กรุงเทพ 10330
โทร. 0-2218-6915 E-mail: imax007@hotmail.com, nsuvit@chula.ac.th, Duangrudee.W@Chula.ac.th
บทความนี้กล่าวถึงรายละเอียดการออกแบบและวิเคราะห์
วงจรเพิ่ม Inter Symbol Interference (ISI) Jitter สําหรับทดสอบความทน
ต่อการส่ายจังหวะ (Jitter Tolerance) ของตัวรับส่งสัญญาณทางแสง
แพ็คเกจ XFP ความเร็ว 10 Gb/s การออกแบบเลือกใช้สายส่งสัญญาณ
ความถี่สูงแบบไมโครสตริปบนวัสดุไดอิเล็กตริกชนิด FR4 โดยสร้าง
วงจรทดสอบสั้นๆสําหรับวัดหาค่าพารามิเตอร์ต่างๆของสายส่งสัญญาณ
และนําค่ามาจําลองผลด้วยโปรแกรม เพื่อคาดคะเนปริมาณ ISI Jitter ที่
เพิ่มขึ้นจากสายส่งความยาวต่างกัน การเปรียบเทียบผลจําลองและผลวัด
จริงตามมาตรฐานการทดสอบแพ็คเกจ XFP พบว่า ค่า ISI Jitter ที่วัดได้
จากวงจรมีค่ามากกว่าผลการจําลอง เพราะในการจําลองไม่รวมหัวต่อ
SMA ในท้ายที่สุดวงจรเพิ่ม ISI Jitter ที่สามารถนําไปใช้ทดสอบ Jitter
Tolerance ของตัวรับส่งสัญญาณทางแสงแพ็คเกจ XFP ได้ต่อไป
คําสําคัญ : การส่ายจังหวะของสัญญาณ, การแทรกสอดระหว่าง
สัญลักษณ์, เส้นสัญญาณไมโครสตริป, การสูญเสียกําลัง
Abstract
This article presents how to design and analyze Inter Symbol
Interference (ISI) Jitter addition circuit for Jitter Tolerance testing of 10
Gb/s optical transceiver in XFP package. The parameters of microstrip
line on FR4 dielectric are found by measuring test circuits with short
length. These parameters are applied in the simulation program to
estimate additional ISI jitter from microstrip lines at various lengths.
The comparison between simulation and measurement according to
XFP test standard shows that the measured results of our designed
circuits have more ISI jitter than the simulation results, due to the
excluded SMA connectors from the simulation set-up. Finally, these
designed circuits can be used for the Jitter Tolerance testing of optical
transceiver in XFP package later.
Keywords: Jitter, Inter Symbol Interference, Microstrip Line, Loss
1.
ปัจจุบันการสื่อสารผ่านระบบโครงข่ายเส้นใยนําแสงได้
พัฒนาอัตราความเร็วข้อมูล 10 Gb/s ขึ้นไป โดยมีอัตราบิตผิดพลาดน้อย
กว่าหนึ่งในล้านๆ บิต หรือ 10-12
พร้อมกับลดขนาดแพ็คเกจเช่น
XENPAK, XFP และ SFP เป็นต้น ผู้ออกแบบวงจรต้องคํานึงถึงคุณภาพ
ของสัญญาณข้อมูลในเชิงไฟฟ้ามากขึ้นกว่าเดิม บทความนี้เป็นส่วนหนึ่ง
ของงานวิจัยการออกแบบและพัฒนาบอร์ดรับส่งสัญญาณทางแสง
(Optical Transceiver) อัตราข้อมูล 10 Gb/s ตามมาตรฐาน XFP สิ่งที่ต้อง
ทดสอบคือ ความทนต่อการส่ายจังหวะของสัญญาณ (Jitter Tolerance)
ของวงจรกู้คืนสัญญาณที่ภาคส่งของ XFP และ การสร้างการส่ายจังหวะ
ของสัญญาณ (Jitter Generation) จากภาครับของ XFP หลังผ่านวงจรกู้คืน
สัญญาณ บทความนี้เน้นการออกแบบและวัด Inter Symbol Interference
(ISI) ให้มีค่า ≥ 0.2 Unit Interval (UI) เสมือนการจําลองให้สัญญาณทาง
ไฟฟ้ าเคลื่อนที่ผ่าน Backplane ก่อนเข้าสู่วงจรกู้คืนซึ่งเป็นหนึ่งในการ
ทดสอบ Jitter Tolerance เพื่อให้ผลรวมของ Jitter ≤ 0.61 UI [1]
Jitter เป็นปัญหาที่มีผลกระทบรุนแรงต่อการทํางานและ
ประสิทธิภาพของวงจรกู้คืนสัญญาณ เพื่อที่จะเข้าใจปัญหา Jitter ใน
เบื้องต้นจําเป็นต้องวิเคราะห์และจําแนกประเภทของ Jitter [2-4] เพื่อให้
สามารถปรับปรุงคุณภาพของสัญญาณได้อย่างถูกต้อง ตัวอย่างบทความ
การหาสมการและโมเดลสําหรับ Data Dependent Jitter [5] เพื่อทํานาย
Jitter ที่เกิดขึ้น ซึ่งมีการคํานวณที่ซับซ้อนกว่าวิธีที่จะนําเสนอในบทความ
นี้ สําหรับบทความนี้ในหัวข้อที่ 2 นําเสนอความรู้พื้นฐานเกี่ยวกับ Jitter
พร้อมกับแสดงผลกระทบของสัญญาณเนื่องจาก ISI หัวข้อที่ 3 อธิบายถึง
การออกแบบเส้นสัญญาณความถี่สูง หัวข้อที่ 4 อธิบายการทดสอบวงจร
เพิ่ม ISI Jitter ด้วยโปรแกรม Advance Design System (ADS) 2008 และ
นําเสนอขั้นตอนในการทดสอบวงจรเพิ่ม ISI หัวข้อที่ 5 วิเคราะห์ผลการ
จําลองและการวัดผลจริงของวงจรเพิ่ม ISI Jitter ตามมาตรฐาน XFP และ
ท้ายที่สุดหัวข้อที่ 6 สรุปผลการทดลอง
33 (EECON-33) 1-3 2553 . . .
The 33rd
Electrical Engineering Conference, 1-3 December 2010,Organized by KMITL, CMU, MUT
33 (EECON-33) 1-3 2553 . . .
The 33rd Electrical Engineering Conference, 1-3 December 2010, Organized by KMITL, CMU, MUT
1473

2. การประชุมวิชาการทางวิศวกรรมไฟฟา ครั้งที่33 (EECON-33) 1-3ธันวาคม 2553 จังหวัดเชียงใหมจัดโดย สจล. มช. มทม.
2. Jitter
รูปที่ 1 การจําแนกชนิดของ Jitter
การส่ายจังหวะของสัญญาณในเชิงเวลามีผลทําให้บิตข้อมูลมี
โอกาสถูกตัดสินผิดพลาดได้ การส่ายจังหวะของสัญญาณแบ่งออกเป็น 2
ชนิด [6] คือ Deterministic Jitter (DJ) และ Random Jitter (RJ) ดังรูปที่ 1
ในส่วน RJ เกิดจาก thermal noise หรือ shot noise ซึ่งไม่สามารถหาค่าที่
แน่นอนได้โดยมีลักษณะการกระจายตัวเชิงสถิติแบบ Gaussian ในส่วน
DJ สามารถคํานวณหาค่าที่แน่นอนได้โดยใช้หลักเกณฑ์ที่ว่า Jitter ขึ้นกับ
สัญญาณข้อมูลหรือไม่ DJ แบ่งออกเป็น 2 ประเภทคือ ประเภทแรกไม่
ขึ้นกับรูปแบบสัญญาณข้อมูลประกอบด้วย (1) Bounded Uncorrelated
Jitter (BUJ) ที่เกิดจากการรบกวนของสัญญาณข้างเคียง (Crosstalk) และ
(2) Periodic Jitter (PJ) ซึ่งเป็นสัญญาณรายคาบมีผลมาจากแหล่งจ่ายไฟ
หรือสัญญาณคลื่นวิทยุที่อยู่ใกล้เคียง ประเภทสองขึ้นกับรูปแบบสัญญาณ
ข้อมูล คือ Data Dependent Jitter (DDJ) มี 2 องค์ประกอบคือ (1) Duty
Cycle Distortion (DCD) เกิดจากความกว้างลูกคลื่นของสัญญาณบิต ‘1’
และบิต ‘0’ ไม่เท่ากัน รวมทั้งผลของระดับสัญญาณอ้างอิงมีการ
เปลี่ยนแปลง และ (2) ISI เกิดจากการถ่างออกของสัญญาณ (Dispersion)
เนื่องจากแบนด์วิดท์ของช่องสัญญาณมีค่าน้อยกว่าแบนด์วิดท์ของ
สัญญาณข้อมูลรวมถึงรูปแบบสัญญาณที่แตกต่างกัน
การวิเคราะห์ผลของ ISI Jitter พิจารณาจากความหนาของ
แผนภาพรูปตาบริเวณจุดตัดของสัญญาณ ดังรูปที่ 2 ซึ่งเป็นผลจากการที่
ISI ทําให้สัญญาณบิตข้อมูลถ่างออก ขอบของสัญญาณจึงเลื่อนไปจาก
ขอบสัญญาณอุดมคติ ในการวัดผลการทดลองและวิเคราะห์จะใช้เครื่อง
Digital Communications Analyzer (DCA)
รูปที่ 2 (ซ้าย) แผนภาพรูปตาจากเครื่องกําเนิดรูปแบบสัญญาณ
(ขวา) แผนภาพรูปตาที่ได้รับผลกระทบจาก ISI
3.
การออกแบบวงจรเพิ่ม ISI Jitter คือการสร้างวงจร Low Pass
Filter แต่ในกรณีนี้ไม่สามารถใช้วงจร RC ได้เพราะเฟสของสัญญาณขา
ออกมีลักษณะไม่เป็นเชิงเส้นกับความถี่ตามที่ต้องการ ในที่นี้จึงใช้สายส่ง
(Transmission Line) เพราะการสูญเสียกําลังและเฟสของสัญญาณขา
ออกเป็นเชิงเส้นกับความถี่ ในการออกแบบเส้นสัญญาณไมโครสตริป
ความถี่สูงดังรูปที่ 3 จําเป็นต้องคํานึงถึงค่าอิมพิแดนซ์คุณลักษณะ
(Characteristic Impedance) และค่าการสูญเสียกําลัง (Loss) เพื่อให้
สัญญาณเดินทางถึงปลายทางโดยเกิดการสะท้อนกลับและการสูญเสีย
กําลังระหว่างเส้นทางน้อยที่สุด
ค่าอิมพิแดนซ์คุณลักษณะ ( 0Z ) สามารถคํานวณได้จาก
สมการที่ 1 [7] หรือใช้โปรแกรม Simulation อาทิ PolarSi8000 และ ADS
เป็นต้น เพื่อลดปัญหาการสะท้อนกลับของสัญญาณ โดยเปรียบเทียบผล
การคํานวณจากสมการกับผล Simulation ดังรูปที่ 4
r
r
รูปที่ 3 โครงสร้างเส้นสัญญาณไมโครสตริปแบบเดี่ยว
0 0
0
1
eff a
Z
C
 

 [Ohm] (1)
0 1.393 0.667ln( 1.444)a
W W
C
H H

 
     
1/2
1 1 12
1 0.217( 1)
2 2
r r
eff r
H T
W WH
 
 

   
     
 
สําหรับกรณี
1 / 6W H  , 1 16r 
รูปที่ 4 ผลการหาค่าอิมพีแดนซ์
คุณลักษณะจาก 3 วิธี
การสูญเสียกําลังรวมในเส้นสัญญาณ ( T ) ในกรณีนี้เกิด
จากการสูญเสียในชั้นทองแดง (Copper loss : c ) และการสูญเสียใน
ชั้นไดอิเล็กตริก (Dielectric loss : d ) โดยมีความสัมพันธ์ดังสมการที่
2 [7] และ 3 [8] ตามลําดับ เมื่อวิเคราะห์สมการที่ 4 พบว่าสัญญาณที่
ความถี่สูงการสูญเสียรวมจะขึ้นอยู่กับการสูญเสียในชั้นไดอิเล็กตริกเป็น
หลัก
0
1
0.22 2 / 2
c
o
f
C f
Z W
  
   [dB/In] (2)
22.318 tand efff C f    [dB/In] (3)
T c d    [dB/In] (4)
1 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2
45
50
55
60
65
70
W/H
Impedance(Ohm)
Equation
ADS
Polar
33 (EECON-33) 1-3 2553 . . .
The 33rd
Electrical Engineering Conference, 1-3 December 2010,Organized by KMITL, CMU, MUT
33 (EECON-33) 1-3 2553 . . .
The 33rd Electrical Engineering Conference, 1-3 December 2010, Organized by KMITL, CMU, MUT
1474

3. การประชุมวิชาการทางวิศวกรรมไฟฟา ครั้งที่33 (EECON-33) 1-3ธันวาคม 2553 จังหวัดเชียงใหมจัดโดย สจล. มช. มทม.
การออกแบบวงจรเพิ่ม ISI จําเป็นต้องทราบค่า r และ Loss
tangent (tan( )) เพื่อใช้คาดคะเนปริมาณ ISI Jitter ที่จะเกิดขึ้นจากการ
เพิ่มความยาวของสายส่ง โดยการออกแบบบอร์ดความยาว 3, 4, 5 และ 6
นิ้ว ดังรูปที่ 5 เพื่อใช้หาค่าพารามิเตอร์ทั้งสองมีขั้นตอนดังต่อไปนี้
รูปที่ 5 บอร์ดความยาว 3, 4, 5 และ 6 นิ้ว
1 การหาค่า Effective Dielectric Constant ( eff ) ใช้วิธีการหา
เวลาที่สัญญาณเคลื่อนที่บนเส้นสัญญาณที่ระยะทางต่างๆเพื่อตัดผลของ
เวลาที่ใช้ในหัวต่อ SMA ด้วยการวัด S-parameter จากเครื่อง Vector
Network Analyzer (VNA) เพื่อนําค่าเฟส S21 มาสร้างกราฟอัตราการ
เปลี่ยนแปลงเชิงมุม (rad/s) กับ เฟสที่เปลี่ยนไป (rad) ดังรูปที่ 6 (ซ้าย)
พบว่าความชันของกราฟคือเวลาที่สัญญาณใช้เคลื่อนที่บนเส้นสัญญาณ
ทําให้สามารถหาอัตราเร็วของสัญญาณ ( pV ) โดยไปหารกับความยาว
บอร์ด จากนั้นนําค่าที่ได้แทนลงสมการที่ 5 ซึ่งจะได้ค่า 3 28  .eff
/p effV C  [m/s] (5)
2 การหาค่า tan( ) ใช้วิธีประมาณการสูญเสียที่เกิดขึ้นต่อ
ความยาวที่เพิ่มขึ้นโดยการหาค่าสัมบูรณ์ของ S21 จากความยาวสัมพัทธ์
นําค่าที่ได้ใส่ลงในกราฟ loglog เพื่อหาสัมประสิทธิ์ค่าคงตัว C1 และ C2 ที่
ทําให้ผลรวมของสมการที่ 2 และ 3 มีค่าใกล้เคียงกับค่าสัมบูรณ์ของ S21
ในกราฟ loglog ดังรูปที่ 6 (ขวา) พบว่าการสูญเสียกําลังรวมขึ้นกับการ
สูญเสียในชั้นไดอิเล็กตริกที่ความถี่สูงสอดคล้องกับสมการที่ 4 โดยค่า
2C  0.068 หรือ tan( ) = 0.01621
0 1 2 3 4 5 6 7
x 10
10
-70
-60
-50
-40
-30
-20
-10
0
Angular Velocity (Rad/s)
Phase(Rad)
Length 3000 mil
Length 4000 mil
Length 5000 mil
Length 6000 mil
รูปที่ 6 (ซ้าย) กราฟการหา Time delay ของสัญญาณ
(ขวา) กราฟแสดงการหาค่า C1 และ C2
การออกแบบบอร์ดวงจรเพิ่ม ISI Jitter ดังรูปที่ 7 ความหนา
ของชั้นไดอิเล็กตริกที่โรงงานผลิตให้ได้มีค่า H = 28.76 mil ซึ่งจากรูปที่ 4
ต้องเลือกค่า W/H ในช่วง 1.8-1.9 เพื่อให้ได้ค่า Z0 = 50 โอห์ม แต่ในที่นี้
เลือกค่า W = 51 mil เผื่อไว้สําหรับความผิดพลาดในการผลิต ส่วนความ
ยาวของเส้นสัญญาณเลือกออกแบบความยาว 12, 16, 20, 24, 28, และ 32
นิ้ว เพราะเป็นค่าความยาวที่ได้จากการคาดคะเนค่า ISI Jitter จากผลการ
วัดของบอร์ดความยาว 3, 4, 5 และ 6 นิ้ว
รูปที่ 7 วงจรเพิ่ม ISI Jitter
4. ISI Jitter
4.1 ISI Jitter ADS
รูปที่ 8 การจําลองวงจรเพิ่ม ISI Jitter ด้วยโปรแกรม ADS
การจําลองวงจรเพิ่ม ISI Jitter ด้วยโปรแกรม ADS แสดงดัง
รูปที่ 8 โดยนําค่า eff และ tan( ) ที่คํานวณได้จากหัวข้อที่ 3 มาใช้
กําหนดคุณสมบัติของสายส่ง กําหนดอุปกรณ์สร้างรูปแบบสัญญาณให้
แรงดัน High = 250 mV และแรงดัน Low = -250 mV มีรูปแบบข้อมูลคือ
Pseudorandom binary sequence (PRBS) 27
– 1 ที่อัตราข้อมูล 10 Gb/s
จากนั้นเปลี่ยนค่าความยาวของเส้นสัญญาณ เพื่อเก็บค่า Jitter ที่เพิ่มขึ้น
4.2 ISI Jitter
ทําการทดสอบวงจรเพิ่ม ISI Jitter ในรูปที่ 7 และเปรียบเทียบ
ผลกับการจําลองจากหัวข้อที่ 4.1 ว่าสอดคล้องกับมาตรฐาน XFP ในการ
วัดผลจริงใช้Pattern Generator (PG) ภายในเครื่องวัดอัตราความผิดพลาด
บิต (Bit Error Rate Tester: BERT) สร้างรูปแบบสัญญาณที่ต้องการป้ อน
ให้กับวงจรเพิ่ม ISI Jitter และวิเคราะห์ผลด้วยเครื่อง DCA โดย
กําหนดให้ PG สร้างสัญญาณที่ระดับแรงดัน High = 125 mV และ
แรงดัน Low = -125 mV ด้วยอัตราข้อมูล 10 Gb/s มี 3 ขั้นตอนดังนี้ (1)
เชื่อมต่อ PG เข้ากับ DCA โดยไม่ผ่านวงจรเพิ่ม ISI Jitter ดังรูปที่ 9
กําหนดรูปแบบข้อมูล ‘1100’ เพื่อหาค่า RJ ในระบบ, (2) คงการเชื่อมต่อ
ไว้เช่นเดิม แต่เปลี่ยนรูปแบบข้อมูลเป็น PRBS 27
– 1 เพื่อวัดค่า DJ ใน
33 (EECON-33) 1-3 2553 . . .
The 33rd
Electrical Engineering Conference, 1-3 December 2010,Organized by KMITL, CMU, MUT
33 (EECON-33) 1-3 2553 . . .
The 33rd Electrical Engineering Conference, 1-3 December 2010, Organized by KMITL, CMU, MUT
1475

4. การประชุมวิชาการทางวิศวกรรมไฟฟา ครั้งที่33 (EECON-33) 1-3ธันวาคม 2553 จังหวัดเชียงใหมจัดโดย สจล. มช. มทม.
ระบบ และ (3) แทรกวงจรเพิ่ม ISI Jitter ระหว่าง PG และ DCA ดังรูปที่
9 จากนั้นวัดค่าผลรวมของ Jitter ที่เพิ่มขึ้น
รูปที่ 9 แผนภาพการวัดผลรวมของ Jitter ที่เพิ่มขึ้นจากวงจร
5.
5.1
ผลการจําลอง ผลการวัดทดสอบ
ไม่มีวงจรเพิ่ม16นิ้ว24นิ้ว
ตารางที่ 1 เปรียบเทียบแผนภาพรูปตาระหว่างผลการจําลอง
และผลการวัดทดสอบ เมื่อแทรกวงจรเพิ่ม ISI Jitter เข้าสู่ระบบ
เมื่อป้ อนสัญญาณข้อมูลตามที่กําหนดในหัวข้อ 4.1 และ 4.2
ให้ผลลัพธ์ทางแผนภาพรูปตาดังตารางที่ 1 ในกรณีไม่มีวงจรเพิ่ม ISI
Jitter แผนภาพรูปตาจะมีขนาดกว้าง แต่เมื่อแทรกวงจรเพิ่ม ISI Jitter ที่
ความยาวต่างๆ แผนภาพรูปตาจะแคบลงในเชิงขนาดและถ่างออกในเชิง
เวลาเนื่องจาก ISI Jitter ที่เพิ่มขึ้นสอดคล้องตามรูปที่ 2 โดยการเพิ่มขึ้น
ของ ISI Jitter เป็นผลจากการสูญเสียกําลังรวมตามสมการที่ 4
5.2 Jitter ISI
12 14 16 18 20 22 24 26 28 30 32
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
FR4 Length (Inch)
AdditionISIJitter(UI)
Measurement
Simulation
รูปที่ 10 เปรียบเทียบผลการจําลองกับผลการวัดของวงจรเพิ่ม ISI
ผลการจําลองและผลการวัดทดสอบของวงจรเพิ่ม ISI Jitter
จากหัวข้อ 4.1 และ 4.2 แสดงดังรูปที่ 10 เมื่อความยาวของเส้นสัญญาณ
เพิ่มขึ้น ค่า ISI Jitter จะเพิ่มขึ้นตามในลักษณะเชิงเส้นซึ่งสอดคล้องกับ
สมการที่ 4 จากรูปที่ 10 ผลการจําลองมีค่าน้อยกว่าผลการวัดทดสอบ
เนื่องจากผลการวัดอาจมีปัจจัยเรื่องหัวต่อ SMA สัญญาณรบกวนข้างเคียง
เป็นต้น ในที่นี้ความยาว 20 นิ้วสามารถให้ค่า ISI Jitter ที่สูงกว่า 0.2 UI
ตามมาตรฐาน XFP ต้องการ
6.
บทความนี้ได้เสนอการออกแบบ จําลองและวัดผลของวงจร
เพิ่ม ISI Jitter โดยมีการวิเคราะห์ผลจากการจําลองด้วยโปรแกรม ADS
และผลจากการวัดจริงว่าสามารถคาดคะเนผลรวมของ Jitter ที่ความยาว
ค่าต่างๆของเส้นสัญญาณไมโครสตริได้ใกล้เคียงกัน พร้อมกับสามารถนํา
วงจรเพิ่ม ISI Jitter ไปทดสอบตัวรับส่งสัญญาณทางแสงแพ็คเกจ XFP
ตามมาตรฐาน XFP ได้
7.
บทความนี้ได้ทุนสนับสนุนงานวิจัยจาก สถาบันวิจัยและ
พัฒนาอุตสาหกรรมโทรคมนาคม (TRIDI) สํานักงานคณะกรรมการ
กิจการโทรคมนาคมแห่งชาติ และได้รับความอนุเคราะห์จากมหาวิทยาลัย
เทคโนโลยีมหานครเพื่อใช้เป็นสถานที่ในการใช้โปรแกรมจําลองวงจร
[1] SFF Committee, “10 Gigabit Small Form Factor Pluggable
Module,” ftp://ftp.seagate.com/sff.
[2] Ransom Stephens, “Analyzing Jitter at High Data Rates,” IEEE
Optical Communication, February 2004.
[3] Tektronix, Inc., “Understanding and Characterizing Timing
Jitter,” Tektronix primer, October 2003.
[4] Agilent Technologies, “Jitter Analysis: The dual-Dirac Model,
RJ/DJ, and Q-Scale,” June 2005.
[5] Behnam Analui, James F. Buckwalter, and Ali Hajimiri, “Data-
Dependent Jitter in Serial Communications,” IEEE Transaction on
Microwave Theory and Techniques, November 2005.
[6] Mike Peng Li, “Jitter, Noise, and Signal Integrity at High-Speed,”
Pearson Education, 2008.
[7] Eric Bogatin, “Signal Integrity-Simplified,” Pearson Education,
May 2008.
[8] David M. Pozar, “Microwave Engineering,” Addison-Wesley
Publishing Company, September 1993.
33 (EECON-33) 1-3 2553 . . .
The 33rd
Electrical Engineering Conference, 1-3 December 2010,Organized by KMITL, CMU, MUT
33 (EECON-33) 1-3 2553 . . .
The 33rd Electrical Engineering Conference, 1-3 December 2010, Organized by KMITL, CMU, MUT
1476