SlideShare une entreprise Scribd logo
1  sur  13
Le microprocesseur
M. Abdoulaye DIENG Janvier 2015
Sommaire
1. Présentation
2. Composants de base
a) Unité de mémoire cache
b) Unité de commande
c) Unité d’exécution
3. Traitement d’une instruction
a) Format basique d’une instruction
b) Les étapes
c) Exemple d’une addition
Présentation
• Le processeur est le composant qui calcule, transforme et interprète
les informations sur les ordres de l'utilisateur.
• Il est cadencé au rythme d’une horloge interne (cristal au quartz
soumis à un courant électrique) qui envoie des impulsions que l’on
appelle "tops".
• La fréquence ou nombre de tops par seconde est exprimé en Hertz
et de nos jours en GigaHertz. Pour exemple un processeur cadencé
à 1Ghz effectue 1 milliard d’opérations à la seconde.
• Il existe principalement deux fabricants de processeurs :
Intel (Pentium et Celeron ) et AMD (Athlon et Duron ).
Composants de base
schéma
instruction1
instruction2
…
donnée1
donnée2
…
D
é
c
o
d
e
u
r
Composants de base
présentation
Les principaux éléments d'un microprocesseur sont les suivants :
• Une unité de mémoire cache qui contient les instructions et
données les plus fréquemment utilisées.
• Une unité de commande (ou unité d’instruction) qui lit les
instructions, les décode puis les envoie (sous forme de signaux) à
l'unité d'exécution ;
• Une unité d'exécution (ou unité de traitement), qui accomplit les
tâches que lui a données l'unité de commande.
Il y a plusieurs niveaux de mémoire cache :
• Level 1 Cache : directement intégrée dans le cœur du processeur, elle
contient les instructions et les données fréquemment utilisées par le
micro-processeur. Les instructions et les données sont généralement
séparées.
• Level 2 Cache : située dans la puce du processeur pour s'intercaler
entre le cache interne et la mémoire principale.
Composants de base
unité de mémoire cache
L'unité de commande (UC) est constituée des éléments suivants :
• compteur ordinal (CO) : registre qui contient l’adresse du mot
mémoire stockant la prochaine instruction à exécuter ;
• registre d'instruction (RI) qui contient le code de la dernière
instruction lue à partir de la mémoire cache ;
• décodeur qui détermine l'opération à exécuter et l’opérande (objet
de l’opération) à partir du code de l'instruction stockée dans le RI;
• séquenceur qui génère les signaux de commandes nécessaires
pour actionner et contrôler les unités participant à l’exécution d’une
instruction.
• horloge qui distribue régulièrement des impulsions pour
synchroniser les opérations élémentaires.
Composants de base
unité de commande
L'unité d'exécution est composée des éléments suivants :
• L'unité arithmétique et logique (notée ALU pour Arithmetical and
Logical Unit) qui assure les fonctions basiques de calcul arithmétique et
les opérations logiques (ET, OU, Ou exclusif, etc.) ;
• L'unité de virgule flottante (notée FPU, pour Floating Point Unit), qui
accomplit les calculs complexes que ne peut réaliser l‘ALU
• le registre accumulateur (ACC), stockant un opérande ou un résultat
d’une opération arithmétique ou logique ;
• le registre d'état (PSW, Processor Status Word), permettant de stocker
des indicateurs sur l'état du système (dépassement(O), retenue(C),
signe(S), zéro(Z)).
Composants de base
unité d’exécution
• Un format basique d’une instruction est composé de deux champs
• Le premier est le code de l’opération à effectuer.
Exemples de mnémoniques de codes d’opérations en Assembleur :
LOAD (lire en mémoire), ADD (Additionner), STORE (écrire en mémoire)
• Le second peut stocker :
– la valeur de l’opérande (adressage immédiat)
– l’adresse du mot mémoire qui stocke l’opérande (adressage direct)
– le numéro du registre qui stocke l’opérande (adressage registre)
Opérande = donnée qui subit l’opération.
• Exemples :
L’instruction « algorithmique » c ← a + b avec a, b et c des mots
mémoires s’exécute comme suit :
LOAD a qui signifie ACC ← a
ADD b qui signifie ACC ← ACC + b
STORE c qui signifie c ← ACC
(ACC est le registre accumulateur)
Traitement d’une instruction
format basique d’une instruction
Traitement d’une instruction
étapes
• Le traitement d’une instruction peut être décomposé en quatre phases :
– phase 1 : recherche de l’instruction ;
– phase 2 : décodage de l’instruction ;
– Phase 3 : recherche de l’opérande (si adressage non immediat) ;
– Phase 4 : exécution de l’instruction.
• Chaque phase comporte un certain nombre d’opérations élémentaires
exécutées dans un ordre bien précis
• Une phase 5 de stockage du résultat de certaines opérations peut être
envisagée
2
1
3
4
5
6
7
8
9
10
11
12
13
instruction1
instruction2
…
donnée1
donnée2
…
Décodage ExécutionRech. Inst
Addition a + b R I : ADD ADR(b)
Rech. Opérande
Traitement d’une instruction
exemple d’une addition (schéma)
Addition a + b R I :
NB : On suppose que la valeur de a est déjà stockée ds ACC càd que
l’instruction ADD b est déjà précédée de l’instruction LOAD a.
• Phase 1 : (recherche de l’instruction)
1) Mettre le contenu du CO dans le registre RAM : RAM  (CO)
2) Incrémenter le CO : CO  (CO) + taille(RI)
3) Commande de lecture à partir de la mémoire cache : R/W=1
4) Transfert de l’instruction dans le registre RIM : RIM
5) Transfert du contenu du RIM dans le registre RI : RI  (RIM)
RAM = Registre d’Adresse Mémoire
RIM = Registre d’Information Mémoire
ADD ADR(b)
ADD ADR(b)
Traitement d’une instruction
exemple d’une addition (suite)
• Phase 2 : (décodage de l’instruction)
6) Décodage du type de l’opération et de l’adresse de l’opérande b.
7) Information au séquenceur du type de l'opération à exécuter
• Phase 3 : (recherche de l’opérande)
8) Transfert du code de l’adr de b ds le RAM : RAM  (RI).ADR(b)
9) Commande de lecture à partir de la mémoire cache : R/W=1
10) Transfert de la valeur de b dans le registre RIM : RIM  (b)
• Phase 4 : (exécution de l’instruction)
11) Transfert de l’opérande b du RIM vers l’UAL : UAL1  (RIM)
12) Transfert de l’opérande a du registre ACC vers l’UAL : UAL2(ACC)
13) Le séquenceur demande à l'UAL d'exécuter l'opération :
ACC  (UAL1) + (UAL2)
Traitement d’une instruction
exemple d’une addition (suite et fin)
app

Contenu connexe

Tendances

Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimerrochats
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseurPeronnin Eric
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseurISIG
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptwafawafa52
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Hajer Dahech
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseurOndernemersschool
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesAbdoulaye Dieng
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateursRMwebsite
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busSana Aroussi
 
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésECAM Brussels Engineering School
 
Cours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfCours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfWahideArabe
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1SinGuy
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurYounesAziz3
 
Cour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouarCour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouarAnouar Sghaier
 

Tendances (20)

Microcontroleurs
MicrocontroleursMicrocontroleurs
Microcontroleurs
 
Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimer
 
Base des systèmes à microprocesseur
Base des systèmes à microprocesseurBase des systèmes à microprocesseur
Base des systèmes à microprocesseur
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.pptArchitecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
 
Formation stm32
Formation stm32Formation stm32
Formation stm32
 
Architecture du microprocesseur
Architecture du microprocesseurArchitecture du microprocesseur
Architecture du microprocesseur
 
Architecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donneesArchitecture ordinateur-echange-de-donnees
Architecture ordinateur-echange-de-donnees
 
Ch memoires
Ch memoiresCh memoires
Ch memoires
 
Architecture des ordinateurs
Architecture des ordinateursArchitecture des ordinateurs
Architecture des ordinateurs
 
introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarquésProgrammation de systèmes embarqués : Introduction aux systèmes embarqués
Programmation de systèmes embarqués : Introduction aux systèmes embarqués
 
Ch7 memoires
Ch7 memoiresCh7 memoires
Ch7 memoires
 
Cours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdfCours Système Embarqué et Système d'exploitation mobile.pdf
Cours Système Embarqué et Système d'exploitation mobile.pdf
 
l'ordinateur
l'ordinateurl'ordinateur
l'ordinateur
 
Systeme embarque td1
Systeme embarque td1Systeme embarque td1
Systeme embarque td1
 
Chapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateurChapitre 2- Présentation Structure de base d_un ordinateur
Chapitre 2- Présentation Structure de base d_un ordinateur
 
Cour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouarCour systeme d'exploitation sghaier anouar
Cour systeme d'exploitation sghaier anouar
 

En vedette

L'encre électronique entre parenthèses
L'encre électronique entre parenthèsesL'encre électronique entre parenthèses
L'encre électronique entre parenthèsespersonalcare
 
Présentation HPC@LR
Présentation HPC@LRPrésentation HPC@LR
Présentation HPC@LRfberthu
 
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...Niviti, communauté Web
 
Dossier de presse
Dossier de presseDossier de presse
Dossier de presselenac72
 
Trabajo practico numero 4 lucila zamora
Trabajo practico numero 4 lucila zamoraTrabajo practico numero 4 lucila zamora
Trabajo practico numero 4 lucila zamoraluly-z
 
Créer un compte google
Créer un compte googleCréer un compte google
Créer un compte googlelocale
 
Redvisitor - MBA MCI - ILV - 2011
Redvisitor - MBA MCI - ILV - 2011Redvisitor - MBA MCI - ILV - 2011
Redvisitor - MBA MCI - ILV - 2011Clémence Coppey
 
Vbscript
VbscriptVbscript
Vbscriptouedib
 
Mon RéCifal
Mon RéCifalMon RéCifal
Mon RéCifalcedric39
 

En vedette (20)

L'encre électronique entre parenthèses
L'encre électronique entre parenthèsesL'encre électronique entre parenthèses
L'encre électronique entre parenthèses
 
Présentation HPC@LR
Présentation HPC@LRPrésentation HPC@LR
Présentation HPC@LR
 
Parlons tourisme plénière webcreatif et mediart 360 - 2.1
Parlons tourisme plénière   webcreatif et mediart 360 - 2.1Parlons tourisme plénière   webcreatif et mediart 360 - 2.1
Parlons tourisme plénière webcreatif et mediart 360 - 2.1
 
Trabajo practico 14
Trabajo practico 14Trabajo practico 14
Trabajo practico 14
 
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...
Formation gestionnaire de communauté Web - Printemps des médias sociaux - 3 a...
 
à Olney il y a alec postawa
à Olney il y a alec postawaà Olney il y a alec postawa
à Olney il y a alec postawa
 
Nantes
NantesNantes
Nantes
 
Ii.4. plan de convivencia.
Ii.4.  plan de convivencia.Ii.4.  plan de convivencia.
Ii.4. plan de convivencia.
 
La presse
La presseLa presse
La presse
 
Dossier de presse
Dossier de presseDossier de presse
Dossier de presse
 
Trabajo practico numero 4 lucila zamora
Trabajo practico numero 4 lucila zamoraTrabajo practico numero 4 lucila zamora
Trabajo practico numero 4 lucila zamora
 
Vote en blanco
Vote en blancoVote en blanco
Vote en blanco
 
2 E0910 Mode
2 E0910 Mode2 E0910 Mode
2 E0910 Mode
 
Créer un compte google
Créer un compte googleCréer un compte google
Créer un compte google
 
Redvisitor - MBA MCI - ILV - 2011
Redvisitor - MBA MCI - ILV - 2011Redvisitor - MBA MCI - ILV - 2011
Redvisitor - MBA MCI - ILV - 2011
 
Vbscript
VbscriptVbscript
Vbscript
 
Mantenimiento del vehiculo
Mantenimiento del vehiculoMantenimiento del vehiculo
Mantenimiento del vehiculo
 
Arielle
ArielleArielle
Arielle
 
Business Model Challenge
Business Model ChallengeBusiness Model Challenge
Business Model Challenge
 
Mon RéCifal
Mon RéCifalMon RéCifal
Mon RéCifal
 

Similaire à Architecture des ordinateurs : microprocesseur

Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptxSihemNasri3
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxFazaTabbana1
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------NasriMohsen2
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseurmdiker
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecturemickel iron
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.pptamine17157
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfAnasAsran1
 
8. introduction a larchitecture arm
8. introduction a larchitecture arm8. introduction a larchitecture arm
8. introduction a larchitecture armAbdelwahab Wahib
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdfAliRami3
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDmohamedsaidi212001
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspgharbisalah
 
Principes de fonctionnement unix
Principes de fonctionnement unixPrincipes de fonctionnement unix
Principes de fonctionnement unixwebreaker
 
Architecture_Ordinateur_preparations.ppt
Architecture_Ordinateur_preparations.pptArchitecture_Ordinateur_preparations.ppt
Architecture_Ordinateur_preparations.pptadonisyao
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesFrédéric Simonet
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.pptSamoSamo18
 

Similaire à Architecture des ordinateurs : microprocesseur (20)

Cours Systemes embarques.pptx
Cours Systemes embarques.pptxCours Systemes embarques.pptx
Cours Systemes embarques.pptx
 
Chapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptxChapitre 05 architecture microprocesseur (2).pptx
Chapitre 05 architecture microprocesseur (2).pptx
 
Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------Chapitre1.ppt-------------------------------
Chapitre1.ppt-------------------------------
 
Ch9 miasm
Ch9 miasmCh9 miasm
Ch9 miasm
 
Le microprocesseur
Le microprocesseurLe microprocesseur
Le microprocesseur
 
Ch8 architecture
Ch8 architectureCh8 architecture
Ch8 architecture
 
ch8_architecture.ppt
ch8_architecture.pptch8_architecture.ppt
ch8_architecture.ppt
 
ch2 microproc.pdf
ch2 microproc.pdfch2 microproc.pdf
ch2 microproc.pdf
 
a_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdfa_introduction ElectroniqueDesSysEmbarqués.pdf
a_introduction ElectroniqueDesSysEmbarqués.pdf
 
8. introduction a larchitecture arm
8. introduction a larchitecture arm8. introduction a larchitecture arm
8. introduction a larchitecture arm
 
Cours de PIC Généralités.pdf
Cours de PIC Généralités.pdfCours de PIC Généralités.pdf
Cours de PIC Généralités.pdf
 
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDFDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
FDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
 
Chapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dspChapitre 3-architecture-des-dsp
Chapitre 3-architecture-des-dsp
 
prog_reg.pptx
prog_reg.pptxprog_reg.pptx
prog_reg.pptx
 
Intro archi
Intro archiIntro archi
Intro archi
 
Principes de fonctionnement unix
Principes de fonctionnement unixPrincipes de fonctionnement unix
Principes de fonctionnement unix
 
Architecture_Ordinateur_preparations.ppt
Architecture_Ordinateur_preparations.pptArchitecture_Ordinateur_preparations.ppt
Architecture_Ordinateur_preparations.ppt
 
ICDL MODULE 1 Lesson 2
ICDL MODULE 1 Lesson 2ICDL MODULE 1 Lesson 2
ICDL MODULE 1 Lesson 2
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logicielles
 
chapitre 01.ppt
chapitre 01.pptchapitre 01.ppt
chapitre 01.ppt
 

Plus de Abdoulaye Dieng

Fondamentaux du Référencement naturel
Fondamentaux du Référencement naturelFondamentaux du Référencement naturel
Fondamentaux du Référencement naturelAbdoulaye Dieng
 
Panorama des Technologies mobiles
Panorama des Technologies mobilesPanorama des Technologies mobiles
Panorama des Technologies mobilesAbdoulaye Dieng
 
Prise en main de WordPress
Prise en main de WordPressPrise en main de WordPress
Prise en main de WordPressAbdoulaye Dieng
 
Fondamentaux d’une API REST
Fondamentaux d’une API RESTFondamentaux d’une API REST
Fondamentaux d’une API RESTAbdoulaye Dieng
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScriptAbdoulaye Dieng
 
Introduction à l’orienté objet en Python
Introduction à l’orienté objet en PythonIntroduction à l’orienté objet en Python
Introduction à l’orienté objet en PythonAbdoulaye Dieng
 
Introduction à React JS
Introduction à React JSIntroduction à React JS
Introduction à React JSAbdoulaye Dieng
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmiqueAbdoulaye Dieng
 
Requêtes HTTP synchrones et asynchrones
Requêtes HTTPsynchrones et asynchronesRequêtes HTTPsynchrones et asynchrones
Requêtes HTTP synchrones et asynchronesAbdoulaye Dieng
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScriptAbdoulaye Dieng
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmiqueAbdoulaye Dieng
 

Plus de Abdoulaye Dieng (20)

Introduction à React
Introduction à ReactIntroduction à React
Introduction à React
 
Fondamentaux du Référencement naturel
Fondamentaux du Référencement naturelFondamentaux du Référencement naturel
Fondamentaux du Référencement naturel
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
 
Panorama des Technologies mobiles
Panorama des Technologies mobilesPanorama des Technologies mobiles
Panorama des Technologies mobiles
 
Prise en main de WordPress
Prise en main de WordPressPrise en main de WordPress
Prise en main de WordPress
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
 
Introduction à Laravel
Introduction à LaravelIntroduction à Laravel
Introduction à Laravel
 
Fondamentaux d’une API REST
Fondamentaux d’une API RESTFondamentaux d’une API REST
Fondamentaux d’une API REST
 
Introduction à Angular
Introduction à AngularIntroduction à Angular
Introduction à Angular
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
 
Introduction à l’orienté objet en Python
Introduction à l’orienté objet en PythonIntroduction à l’orienté objet en Python
Introduction à l’orienté objet en Python
 
Introduction à Python
Introduction à PythonIntroduction à Python
Introduction à Python
 
Introduction à React JS
Introduction à React JSIntroduction à React JS
Introduction à React JS
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
 
Introduction à Symfony
Introduction à SymfonyIntroduction à Symfony
Introduction à Symfony
 
Initiation à Bootstrap
Initiation à BootstrapInitiation à Bootstrap
Initiation à Bootstrap
 
Requêtes HTTP synchrones et asynchrones
Requêtes HTTPsynchrones et asynchronesRequêtes HTTPsynchrones et asynchrones
Requêtes HTTP synchrones et asynchrones
 
Introduction à jQuery
Introduction à jQueryIntroduction à jQuery
Introduction à jQuery
 
Introduction à JavaScript
Introduction à JavaScriptIntroduction à JavaScript
Introduction à JavaScript
 
Initiation à l'algorithmique
Initiation à l'algorithmiqueInitiation à l'algorithmique
Initiation à l'algorithmique
 

Architecture des ordinateurs : microprocesseur

  • 1. Le microprocesseur M. Abdoulaye DIENG Janvier 2015
  • 2. Sommaire 1. Présentation 2. Composants de base a) Unité de mémoire cache b) Unité de commande c) Unité d’exécution 3. Traitement d’une instruction a) Format basique d’une instruction b) Les étapes c) Exemple d’une addition
  • 3. Présentation • Le processeur est le composant qui calcule, transforme et interprète les informations sur les ordres de l'utilisateur. • Il est cadencé au rythme d’une horloge interne (cristal au quartz soumis à un courant électrique) qui envoie des impulsions que l’on appelle "tops". • La fréquence ou nombre de tops par seconde est exprimé en Hertz et de nos jours en GigaHertz. Pour exemple un processeur cadencé à 1Ghz effectue 1 milliard d’opérations à la seconde. • Il existe principalement deux fabricants de processeurs : Intel (Pentium et Celeron ) et AMD (Athlon et Duron ).
  • 5. Composants de base présentation Les principaux éléments d'un microprocesseur sont les suivants : • Une unité de mémoire cache qui contient les instructions et données les plus fréquemment utilisées. • Une unité de commande (ou unité d’instruction) qui lit les instructions, les décode puis les envoie (sous forme de signaux) à l'unité d'exécution ; • Une unité d'exécution (ou unité de traitement), qui accomplit les tâches que lui a données l'unité de commande.
  • 6. Il y a plusieurs niveaux de mémoire cache : • Level 1 Cache : directement intégrée dans le cœur du processeur, elle contient les instructions et les données fréquemment utilisées par le micro-processeur. Les instructions et les données sont généralement séparées. • Level 2 Cache : située dans la puce du processeur pour s'intercaler entre le cache interne et la mémoire principale. Composants de base unité de mémoire cache
  • 7. L'unité de commande (UC) est constituée des éléments suivants : • compteur ordinal (CO) : registre qui contient l’adresse du mot mémoire stockant la prochaine instruction à exécuter ; • registre d'instruction (RI) qui contient le code de la dernière instruction lue à partir de la mémoire cache ; • décodeur qui détermine l'opération à exécuter et l’opérande (objet de l’opération) à partir du code de l'instruction stockée dans le RI; • séquenceur qui génère les signaux de commandes nécessaires pour actionner et contrôler les unités participant à l’exécution d’une instruction. • horloge qui distribue régulièrement des impulsions pour synchroniser les opérations élémentaires. Composants de base unité de commande
  • 8. L'unité d'exécution est composée des éléments suivants : • L'unité arithmétique et logique (notée ALU pour Arithmetical and Logical Unit) qui assure les fonctions basiques de calcul arithmétique et les opérations logiques (ET, OU, Ou exclusif, etc.) ; • L'unité de virgule flottante (notée FPU, pour Floating Point Unit), qui accomplit les calculs complexes que ne peut réaliser l‘ALU • le registre accumulateur (ACC), stockant un opérande ou un résultat d’une opération arithmétique ou logique ; • le registre d'état (PSW, Processor Status Word), permettant de stocker des indicateurs sur l'état du système (dépassement(O), retenue(C), signe(S), zéro(Z)). Composants de base unité d’exécution
  • 9. • Un format basique d’une instruction est composé de deux champs • Le premier est le code de l’opération à effectuer. Exemples de mnémoniques de codes d’opérations en Assembleur : LOAD (lire en mémoire), ADD (Additionner), STORE (écrire en mémoire) • Le second peut stocker : – la valeur de l’opérande (adressage immédiat) – l’adresse du mot mémoire qui stocke l’opérande (adressage direct) – le numéro du registre qui stocke l’opérande (adressage registre) Opérande = donnée qui subit l’opération. • Exemples : L’instruction « algorithmique » c ← a + b avec a, b et c des mots mémoires s’exécute comme suit : LOAD a qui signifie ACC ← a ADD b qui signifie ACC ← ACC + b STORE c qui signifie c ← ACC (ACC est le registre accumulateur) Traitement d’une instruction format basique d’une instruction
  • 10. Traitement d’une instruction étapes • Le traitement d’une instruction peut être décomposé en quatre phases : – phase 1 : recherche de l’instruction ; – phase 2 : décodage de l’instruction ; – Phase 3 : recherche de l’opérande (si adressage non immediat) ; – Phase 4 : exécution de l’instruction. • Chaque phase comporte un certain nombre d’opérations élémentaires exécutées dans un ordre bien précis • Une phase 5 de stockage du résultat de certaines opérations peut être envisagée
  • 11. 2 1 3 4 5 6 7 8 9 10 11 12 13 instruction1 instruction2 … donnée1 donnée2 … Décodage ExécutionRech. Inst Addition a + b R I : ADD ADR(b) Rech. Opérande Traitement d’une instruction exemple d’une addition (schéma)
  • 12. Addition a + b R I : NB : On suppose que la valeur de a est déjà stockée ds ACC càd que l’instruction ADD b est déjà précédée de l’instruction LOAD a. • Phase 1 : (recherche de l’instruction) 1) Mettre le contenu du CO dans le registre RAM : RAM  (CO) 2) Incrémenter le CO : CO  (CO) + taille(RI) 3) Commande de lecture à partir de la mémoire cache : R/W=1 4) Transfert de l’instruction dans le registre RIM : RIM 5) Transfert du contenu du RIM dans le registre RI : RI  (RIM) RAM = Registre d’Adresse Mémoire RIM = Registre d’Information Mémoire ADD ADR(b) ADD ADR(b) Traitement d’une instruction exemple d’une addition (suite)
  • 13. • Phase 2 : (décodage de l’instruction) 6) Décodage du type de l’opération et de l’adresse de l’opérande b. 7) Information au séquenceur du type de l'opération à exécuter • Phase 3 : (recherche de l’opérande) 8) Transfert du code de l’adr de b ds le RAM : RAM  (RI).ADR(b) 9) Commande de lecture à partir de la mémoire cache : R/W=1 10) Transfert de la valeur de b dans le registre RIM : RIM  (b) • Phase 4 : (exécution de l’instruction) 11) Transfert de l’opérande b du RIM vers l’UAL : UAL1  (RIM) 12) Transfert de l’opérande a du registre ACC vers l’UAL : UAL2(ACC) 13) Le séquenceur demande à l'UAL d'exécuter l'opération : ACC  (UAL1) + (UAL2) Traitement d’une instruction exemple d’une addition (suite et fin) app